基于FPGA的任意波形發(fā)生器
2021-08-24 591 13
基于FPGA的數(shù)字濾波器
2021-08-24 645 11
基于FPGA的出租車計(jì)費(fèi)系統(tǒng)設(shè)計(jì)
2021-08-24 683 23
基于FPGA的交通信號(hào)燈設(shè)計(jì)
2021-08-24 627 9
基于FPGA的會(huì)議發(fā)言限時(shí)器
2021-08-24 980 3
基于FPGA的誤碼檢測(cè)
2021-08-24 871 5
基于FPGA的信號(hào)發(fā)生器
2021-08-24 722 9
基于FPGA的fir濾波器設(shè)計(jì)
2021-08-24 745 4
用于多摩川編碼器通訊模塊代碼
2021-08-22 1125 24
基于HLS的高效深度卷積神經(jīng)網(wǎng)絡(luò)FPGA實(shí)現(xiàn)方法
2021-08-22 1276 29
ADC16DV160的FPGA數(shù)據(jù)接口
2021-08-22 756 4
基于FPGA、DDR3和USB2.0的圖像采集系統(tǒng)
2021-08-22 753 8
基于FPGA的消防小車設(shè)計(jì)
2021-08-22 608 2
使用FPGA Vivido根據(jù)數(shù)字的圖像特征給數(shù)字加邊界(識(shí)別數(shù)字大小)
2021-08-22 929 7
本項(xiàng)目選用Verilog 語(yǔ)言，借助 Vivado 2019.1 在 NEXYS4 上實(shí)現(xiàn)
2021-08-22 789 8
FPGA上實(shí)現(xiàn)的64QAM調(diào)制
2021-08-22 923 9
FPGA專題實(shí)驗(yàn)(數(shù)字鐘和出租車計(jì)價(jià)器)
2021-08-22 960 11
FPGA精確到100分之1秒的計(jì)時(shí)器
2021-08-22 1093 7
基于FPGA的雙通道DDS信號(hào)發(fā)生器
2021-08-22 686 9