2021-08-22 17:01:03 索煒達電子 958
項目編號：E435
文件大?。?8M
源碼說明：帶中文注釋
開發(fā)環(huán)境：Verilog
簡要概述
數(shù)字鐘和出租車計價器
運行環(huán)境
軟件: Quartus Prime 18.1 硬件: Cyclone IV E:EP4CE115F29C7
目錄│文件列表:
└ FPGA-Experiment
└ FPGA-Experiment
├ clock
│ │ c5_pin_model_dump.txt
│ │ clock.bdf
│ │ clock.qpf
│ │ clock.qsf
│ │ clock.qws
│ │ clock2.bdf
│ │ count_select.bsf
│ │ count_select.vhd
│ │ count_select.vhd.bak
│ │ decode38.bsf
│ │ decode38.vhd
│ │ decode38.vhd.bak
│ │ div.bsf
│ │ div.vhd
│ │ div.vhd.bak
│ │ div_count.bsf
│ │ div_count.vhd
│ │ div_count.vhd.bak
│ │ hour.bsf
│ │ hour.vhd
│ │ hour.vhd.bak
│ │ main.bsf
│ │ main.vhd
│ │ main.vhd.bak
│ │ min.bsf
│ │ min.vhd
│ │ min.vhd.bak
│ │ sec.vhd
│ │ sec.vhd.bak
│ │ second.bsf
│ │ seg.bsf
│ │ seg.vhd
│ │ seg.vhd.bak
│ │ trans.bsf
│ │ trans.vhd
│ │ trans.vhd.bak
│ ├ db
│ │ │ .cmp.kpt
│ │ │ clock.(0).cnf.cdb
│ │ │ clock.(0).cnf.hdb
│ │ │ clock.(1).cnf.cdb
│ │ │ clock.(1).cnf.hdb
│ │ │ clock.(2).cnf.cdb
│ │ │ clock.(2).cnf.hdb
│ │ │ clock.(3).cnf.cdb
│ │ │ clock.(3).cnf.hdb
│ │ │ clock.(4).cnf.cdb
│ │ │ clock.(4).cnf.hdb
│ │ │ clock.(5).cnf.cdb
│ │ │ clock.(5).cnf.hdb
│ │ │ clock.(6).cnf.cdb
│ │ │ clock.(6).cnf.hdb
│ │ │ clock.(7).cnf.cdb
│ │ │ clock.(7).cnf.hdb
│ │ │ clock.(8).cnf.cdb
│ │ │ clock.(8).cnf.hdb
│ │ │ clock.(9).cnf.cdb
│ │ │ clock.(9).cnf.hdb
│ │ │ clock.analyze_file.qmsg
│ │ │ clock.asm.qmsg
│ │ │ clock.asm.rdb
│ │ │ clock.cbx.xml
│ │ │ clock.cmp.bpm
│ │ │ clock.cmp.cdb
│ │ │ clock.cmp.hdb
│ │ │ clock.cmp.idb
│ │ │ clock.cmp.logdb
│ │ │ clock.cmp.rdb
│ │ │ clock.cmp_merge.kpt
│ │ │ clock.cyclonev_io_sim_cache.ff_0c_fast.hsd
│ │ │ clock.cyclonev_io_sim_cache.ff_85c_fast.hsd
│ │ │ clock.cyclonev_io_sim_cache.tt_0c_slow.hsd
│ │ │ clock.cyclonev_io_sim_cache.tt_85c_slow.hsd
│ │ │ clock.db_info
│ │ │ clock.fit.qmsg
│ │ │ clock.hier_info
│ │ │ clock.hif
│ │ │ clock.lpc.html
│ │ │ clock.lpc.rdb
│ │ │ clock.lpc.txt
│ │ │ clock.map.ammdb
│ │ │ clock.map.bpm
│ │ │ clock.map.cdb
│ │ │ clock.map.hdb
│ │ │ clock.map.kpt
│ │ │ clock.map.logdb
│ │ │ clock.map.qmsg
│ │ │ clock.map.rdb
│ │ │ clock.map_bb.cdb
│ │ │ clock.map_bb.hdb
│ │ │ clock.map_bb.logdb
│ │ │ clock.pplq.rdb
│ │ │ clock.pre_map.hdb
│ │ │ clock.root_partition.map.reg_db.cdb
│ │ │ clock.routing.rdb
│ │ │ clock.rtlv.hdb
│ │ │ clock.rtlv_sg.cdb
│ │ │ clock.rtlv_sg_swap.cdb
│ │ │ clock.sld_design_entry.sci
│ │ │ clock.sld_design_entry_dsc.sci
│ │ │ clock.smart_action.txt
│ │ │ clock.sta.qmsg
│ │ │ clock.sta.rdb
│ │ │ clock.sta_cmp.6_slow_1100mv_85c.tdb
│ │ │ clock.tiscmp.fast_1100mv_0c.ddb
│ │ │ clock.tiscmp.fast_1100mv_85c.ddb
│ │ │ clock.tiscmp.slow_1100mv_0c.ddb
│ │ │ clock.tiscmp.slow_1100mv_85c.ddb
│ │ │ clock.tis_db_list.ddb
│ │ │ clock.vpr.ammdb
│ │ │ clock_partition_pins.json
│ │ └ prev_cmp_clock.qmsg
│ ├ incremental_db
│ │ │ README
│ │ └ compiled_partitions
│ │ │ clock.db_info
│ │ │ clock.root_partition.cmp.ammdb
│ │ │ clock.root_partition.cmp.cdb
│ │ │ clock.root_partition.cmp.dfp
│ │ │ clock.root_partition.cmp.hbdb.cdb
│ │ │ clock.root_partition.cmp.hbdb.hdb
│ │ │ clock.root_partition.cmp.hbdb.sig
│ │ │ clock.root_partition.cmp.hdb
│ │ │ clock.root_partition.cmp.logdb
│ │ │ clock.root_partition.cmp.rcfdb
│ │ │ clock.root_partition.map.cdb
│ │ │ clock.root_partition.map.dpi
│ │ │ clock.root_partition.map.hbdb.cdb
│ │ │ clock.root_partition.map.hbdb.hb_info
│ │ │ clock.root_partition.map.hbdb.hdb
│ │ │ clock.root_partition.map.hbdb.sig
│ │ │ clock.root_partition.map.hdb
│ │ │ clock.root_partition.map.kpt
│ │ │ clock.rrp.hdb
│ │ └ clock.rrs.cdb
│ └ output_files
│ │ clock.asm.rpt
│ │ clock.done
│ │ clock.fit.rpt
│ │ clock.fit.smsg
│ │ clock.fit.summary
│ │ clock.flow.rpt
│ │ clock.jdi
│ │ clock.map.rpt
│ │ clock.map.summary
│ │ clock.pin
│ │ clock.pof
│ │ clock.sld
│ │ clock.sof
│ │ clock.sta.rpt
│ └ clock.sta.summary
├ taxi
│ │ distance.bsf
│ │ distance.vhd
│ │ distance.vhd.bak
│ │ div.bsf
│ │ div.vhd
│ │ div.vhd.bak
│ │ seg_trans.bsf
│ │ seg_trans.vhd
│ │ seg_trans.vhd.bak
│ │ seg_trans_point.bsf
│ │ seg_trans_point.vhd
│ │ sum_price.bsf
│ │ sum_price.vhd
│ │ sum_price.vhd.bak
│ │ taxi.bdf
│ │ taxi.bmp
│ │ taxi.qpf
│ │ taxi.qsf
│ │ taxi.qws
│ │ taxi_nativelink_simulation.rpt
│ │ taxi_sim.vhd
│ │ taxi_sim.vhd.bak
│ │ time_price.bsf
│ │ time_price.inc
│ │ time_price.vhd
│ │ time_price.vhd.bak
│ │ trans.bsf
│ │ trans.vhd
│ │ trans.vhd.bak
│ │ Waveform.vwf
│ ├ db
│ │ │ .cmp.kpt
│ │ │ .eco.cdb
│ │ │ abs_divider_1dg.tdf
│ │ taxi_modelsim.xrf
│ │ taxi_vhd.sdo
│ │ taxi_vhd.sdo_max.csd
│ │ transcript
│ │ vwf_sim_transcript
│ │ Waveform.vwf.vht
│ └ work
│ │ _info
│ │ _lib.qdb
│ │ _lib1_24.qdb
│ │ _lib1_24.qpg
│ │ _lib1_24.qtl
│ └ _vmake
└ 參考文獻
│ FPGA綜合設計實例.pdf
│ 基于FPGA的出租車計價系統(tǒng)設計_王翠.pdf
│ 基于VHDL的出租車計價器設計.pdf
└ 基于VHDL語言的多功能出租車計價器設計_謝培.pdf
