2021-08-26 16:52:44 索煒達電子 915
項目編號:E677
文件大?。?.88M
源碼說明:帶中文注釋
開發(fā)環(huán)境:Verilog
簡要概述:
基于FPGA的數(shù)字秒表設(shè)計
目錄│文件列表:
│ EDA實驗講義_GK_PK.doc
│ 基于FPGA的數(shù)字秒表設(shè)計.doc
│ 基于FPGA的數(shù)字秒表設(shè)計20140327.rar
│ 康芯GW48EDA實驗箱使用介紹.pdf
│ 操作更新.docx
├ project實驗箱1.0
│ │ time_clock.asm.rpt
│ │ time_clock.cdf
│ │ time_clock.done
│ │ time_clock.dpf
│ │ time_clock.fit.rpt
│ │ time_clock.fit.smsg
│ │ time_clock.fit.summary
│ │ time_clock.flow.rpt
│ │ time_clock.map.rpt
│ │ time_clock.map.smsg
│ │ time_clock.map.summary
│ │ time_clock.pin
│ │ time_clock.pof
│ │ time_clock.qpf
│ │ time_clock.qsf
│ │ time_clock.qws
│ │ time_clock.sim.rpt
│ │ time_clock.sof
│ │ time_clock.tan.rpt
│ │ time_clock.tan.summary
│ │ time_clock.v
│ │ time_clock.v.bak
│ │ time_clock.vwf
│ │ time_clock_assignment_defaults.qdf
│ ├ db
│ │ │ add_sub_9nh.tdf
│ │ │ add_sub_ilh.tdf
│ │ │ add_sub_jlh.tdf
│ │ │ add_sub_klh.tdf
│ │ │ add_sub_llh.tdf
│ │ │ prev_cmp_time_clock.asm.qmsg
│ │ │ prev_cmp_time_clock.fit.qmsg
│ │ │ prev_cmp_time_clock.map.qmsg
│ │ │ prev_cmp_time_clock.qmsg
│ │ │ prev_cmp_time_clock.sim.qmsg
│ │ │ prev_cmp_time_clock.tan.qmsg
│ │ │ time_clock.(0).cnf.cdb
│ │ │ time_clock.(0).cnf.hdb
│ │ │ time_clock.(1).cnf.cdb
│ │ │ time_clock.(1).cnf.hdb
│ │ │ time_clock.(2).cnf.cdb
│ │ │ time_clock.(2).cnf.hdb
│ │ │ time_clock.asm.qmsg
│ │ │ time_clock.cbx.xml
│ │ │ time_clock.cmp.cdb
│ │ │ time_clock.cmp.hdb
│ │ │ time_clock.cmp.logdb
│ │ │ time_clock.cmp.rdb
│ │ │ time_clock.cmp.tdb
│ │ │ time_clock.cmp0.ddb
│ │ │ time_clock.db_info
│ │ │ time_clock.eco.cdb
│ │ │ time_clock.eds_overflow
│ │ │ time_clock.fit.qmsg
│ │ │ time_clock.fnsim.hdb
│ │ │ time_clock.fnsim.qmsg
│ │ │ time_clock.hier_info
│ │ │ time_clock.hif
│ │ │ time_clock.lpc.html
│ │ │ time_clock.lpc.rdb
│ │ │ time_clock.lpc.txt
│ │ │ time_clock.map.cdb
│ │ │ time_clock.map.hdb
│ │ │ time_clock.map.logdb
│ │ │ time_clock.map.qmsg
│ │ │ time_clock.pre_map.cdb
│ │ │ time_clock.pre_map.hdb
│ │ │ time_clock.rtlv.hdb
│ │ │ time_clock.rtlv_sg.cdb
│ │ │ time_clock.rtlv_sg_swap.cdb
│ │ │ time_clock.sgdiff.cdb
│ │ │ time_clock.sgdiff.hdb
│ │ │ time_clock.sim.cvwf
│ │ │ time_clock.sim.hdb
│ │ │ time_clock.sim.qmsg
│ │ │ time_clock.sim.rdb
│ │ │ time_clock.simfam
│ │ │ time_clock.sld_design_entry.sci
│ │ │ time_clock.sld_design_entry_dsc.sci
│ │ │ time_clock.syn_hier_info
│ │ │ time_clock.tan.qmsg
│ │ │ time_clock.tis_db_list.ddb
│ │ │ time_clock.tmw_info
│ │ └ wed.wsf
│ └ incremental_db
│ │ README
│ └ compiled_partitions
│ │ time_clock.db_info
│ │ time_clock.root_partition.cmp.atm
│ │ time_clock.root_partition.cmp.dfp
│ │ time_clock.root_partition.cmp.hdbx
│ │ time_clock.root_partition.cmp.kpt
│ │ time_clock.root_partition.cmp.logdb
│ │ time_clock.root_partition.cmp.rcf
│ │ time_clock.root_partition.map.atm
│ │ time_clock.root_partition.map.dpi
│ │ time_clock.root_partition.map.hdbx
│ └ time_clock.root_partition.map.kpt
└ project(配套大西瓜板)
│ time_clock.asm.rpt
│ time_clock.cdf
│ time_clock.done
│ time_clock.dpf
│ time_clock.fit.rpt
│ time_clock.fit.smsg
│ time_clock.fit.summary
│ time_clock.flow.rpt
│ time_clock.map.rpt
│ time_clock.map.smsg
│ time_clock.map.summary
│ time_clock.pin
│ time_clock.pof
│ time_clock.qpf
│ time_clock.qsf
│ time_clock.qws
│ time_clock.sof
│ time_clock.tan.rpt
│ time_clock.tan.summary
│ time_clock.v
│ time_clock.v.bak
└ incremental_db
│ README
└ compiled_partitions
│ time_clock.root_partition.cmp.atm
│ time_clock.root_partition.cmp.dfp
│ time_clock.root_partition.cmp.hdbx
│ time_clock.root_partition.cmp.kpt
│ time_clock.root_partition.cmp.logdb
│ time_clock.root_partition.cmp.rcf
│ time_clock.root_partition.map.atm
│ time_clock.root_partition.map.dpi
│ time_clock.root_partition.map.hdbx
└ time_clock.root_partition.map.kpt