項目編號：E684

文件大小：10M

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述：

基于FPGA的SPWM產(chǎn)生

目錄│文件列表:

 └ 基于FPGA的spwm產(chǎn)生

    │ FPGA板原理圖.pdf

    │ 說明.docx

    ├ project_VHDL

    │  ├ SPWM

    │  │  │ adder_10bus.vhd

    │  │  │ adder_32bus.bsf

    │  │  │ adder_32bus.vhd

    │  │  │ adder_32bus.vhd.bak

    │  │  │ comparator.vhd

    │  │  │ comparator.vhd.bak

    │  │  │ control.bsf

    │  │  │ control.vhd

    │  │  │ control.vhd.bak

    │  │  │ data_rom.inc

    │  │  │ data_rom.qip

    │  │  │ data_rom.vhd

    │  │  │ data_rom.vhd.bak

    │  │  │ data_rom_wave0.jpg

    │  │  │ data_rom_waveforms.html

    │  │  │ DDS.asm.rpt

    │  │  │ dds.bsf

    │  │  │ DDS.cdf

    │  │  │ DDS.done

    │  │  │ DDS.dpf

    │  │  │ DDS.fit.rpt

    │  │  │ DDS.fit.smsg

    │  │  │ DDS.fit.summary

    │  │  │ DDS.flow.rpt

    │  │  │ DDS.hexout

    │  │  │ DDS.jdi

    │  │  │ DDS.map.rpt