項目編號：E1826

文件大小：11M

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述

FPGA DDS信號發(fā)生器

目錄│文件列表:

 └ fpga_dds-main

    ├ rom_coe

    │  │ saw_wave.m

    │  │ saw_wave_4096x8.coe

    │  │ sin_wave.m

    │  │ sin_wave_4096x8.coe

    │  │ squ_wave.m

    │  │ squ_wave_4096x8.coe

    │  │ tri_wave.m

    │  │ tri_wave_4096x8.coe

    │  │ wave_16384x8.coe

    │  └ wave_16384x8.m

    └ sources_1

       ├ ip

       │  └ rom_wave

       │     │ rom_wave.dcp

       │     │ rom_wave.mif

       │     │ rom_wave.veo

       │     │ rom_wave.vho

       │     │ rom_wave.xci

       │     │ rom_wave.xml

       │     │ rom_wave_ooc.xdc

       │     │ rom_wave_sim_netlist.v

       │     │ rom_wave_sim_netlist.vhdl

       │     │ rom_wave_stub.v

       │     │ rom_wave_stub.vhdl

       │     │ summary.log

       │     ├ doc

       │     │  └ blk_mem_gen_v8_4_changelog.txt

       │     ├ hdl

       │     │  └ blk_mem_gen_v8_4_vhsyn_rfs.vhd

       │     ├ misc

       │     │  └ blk_mem_gen_v8_4.vhd

       │     ├ sim

       │     │  └ rom_wave.v

       │     ├ simulation

       │     │  └ blk_mem_gen_v8_4.v

       │     └ synth

       │        └ rom_wave.vhd

       └ new

          │ dds.v

          │ key_control.v

          │ key_filter.v

          │ rom_init.coe

          └ top_dds.v