項目編號：E432

文件大小：52K

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述

北斗衛(wèi)星導(dǎo)航監(jiān)測接收機(jī)的FPGA實現(xiàn)

目錄│文件列表:

 └ BD3_FPGA

    └ B1_Xilinx

       │ AD.v

       │ B1_TOP.v

       │ B1_UART.v

       │ BOC_ACQ.v

       │ BOC_PRN_GEN.v

       │ BOC_PRN_ROM.v

       │ CAR_COS_ROM.v

       │ CAR_GEN.v

       │ CORDIC_ATAN.v

       │ CORDIC_ATAN_UNIT.v

       │ CORDIC_DIVIDE.v

       │ CORDIC_DIVIDE_UNIT.v

       │ CORR_ACC.v

       │ DIFF2SINGLE.v

       │ LPF_TRK.v

       │ LPM_MULT8_CORE.v

       │ LPM_POW2_CORE.v

       │ TMBOC_ACQ.v

       │ TMBOC_PRN_ACQ_ROM.v

       │ TMBOC_PRN_GEN.v

       │ TMBOC_PRN_GEN_TRK.v

       │ TMBOC_PRN_TRK_ROM.v

       │ TRK_MOD.v

       │ UART.v

       │ UART_RX.v

       └ UART_TX.v