項(xiàng)目編號(hào)：E619

文件大?。?.4M

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述

基于EDA（電子設(shè)計(jì)自動(dòng)化）技術(shù)的多功能信號(hào)發(fā)生器，它采用CPLD（復(fù)雜可編程邏輯器件）與單片機(jī)結(jié)合的方法，可以產(chǎn)生遞增鋸齒波、遞減鋸齒波、三角波、階梯波、方波、正弦波共6種波形。它運(yùn)用DDS（直接數(shù)字頻率合成技術(shù)）技術(shù)的基本工作原理，通過Quartus II 9.0軟件和VHDL語言編程，由CPLD控制數(shù)據(jù)輸出，經(jīng)數(shù)模轉(zhuǎn)化器轉(zhuǎn)換成相應(yīng)的模擬信號(hào)。整個(gè)信號(hào)發(fā)生器以單片機(jī)（STC89C52RC）為控制中心，主要由電源模塊、按鍵電路模塊、液晶顯示模塊、調(diào)幅模塊、波形生成模塊、濾波模塊等組成。另外為了更好的完成本次畢設(shè)，本次設(shè)計(jì)CPLD選用Altera公司的EPM240CT100C5

目錄│文件列表:

 └ 畢業(yè)設(shè)計(jì)--基于CPLD和單片機(jī)的多功能信號(hào)發(fā)生器

    │ 51程序.rar

    │ CPLD程序.rar

    │ 原理圖.rar

    │ 濾波器仿真.rar

    └ 畢業(yè)論文.rar