2021-08-26 16:59:49 索煒達(dá)電子 1077
項(xiàng)目編號(hào):E680
文件大?。?.8M
源碼說(shuō)明:帶中文注釋
開(kāi)發(fā)環(huán)境:Verilog
簡(jiǎn)要概述:
基于FPGA的頻率計(jì)與串口通信
目錄│文件列表:
└ 頻率計(jì)與串口通信
│ FPGA板原理圖.pdf
│ R340qd.zip
│ 串口調(diào)試助手V2.1.exe
│ 電路板操作與文件說(shuō)明文檔.docx
└ project
│ ADC_TLC549.bsf
│ test_f.v
│ test_f.v.bak
│ text_f.bsf
│ top.bdf
│ top.vwf
│ uart.asm.rpt
│ uart.bsf
│ uart.cdf
│ uart.done
│ uart.dpf
│ uart.fit.rpt
│ uart.fit.smsg
│ uart.fit.summary
│ uart.flow.rpt
│ uart.jdi
│ uart.map.rpt
│ uart.map.smsg
│ uart.map.summary
│ uart.pin
│ uart.pof
│ uart.qpf
│ uart.qsf
│ uart.qws
│ uart.sim.rpt
│ uart.sof
│ uart.tan.rpt
│ uart.tan.summary
│ uart.v
│ uart.v.bak
│ uart.vwf
└ incremental_db
│ README
└ compiled_partitions
│ uart.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.atm
│ uart.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.hdbx
│ uart.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.kpt
│ uart.autos_3e92b2e5d298f5cf757a393f7655ccd81.map.logdb
│ uart.root_partition.cmp.atm
│ uart.root_partition.cmp.dfp
│ uart.root_partition.cmp.hdbx
│ uart.root_partition.cmp.kpt
│ uart.root_partition.cmp.logdb
│ uart.root_partition.cmp.rcf
│ uart.root_partition.map.atm
│ uart.root_partition.map.dpi
│ uart.root_partition.map.hdbx
│ uart.root_partition.map.kpt
│ uart.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.atm
│ uart.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.dpi
│ uart.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.hdbx
│ uart.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.kpt
└ uart.sldhu_30e344a040fd07e1533c49de5f2d67d1.map.logdb