項目編號：E1366

文件大?。?62K

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述：

使用方法：拷貝到硬盤，用ISE打開工程文件即可。

目錄│文件列表:

 └ FPGA實現(xiàn)CAN總線控制器源碼（SAJ1000）

    └ FPGA實現(xiàn)CAN總線控制器源碼

       │ 使用說明.txt

       ├ canbus

       │  │ .untf

       │  │ automake.log

       │  │ canbus.dhp

       │  │ canbus.npl

       │  │ can_acf.v

       │  │ can_bsp.v

       │  │ can_btl.v

       │  │ can_crc.v

       │  │ can_defines.v

       │  │ can_fifo.cmd_log

       │  │ can_fifo.lso

       │  │ can_fifo.ngc

       │  │ can_fifo.ngr

       │  │ can_fifo.prj

       │  │ can_fifo.stx

       │  │ can_fifo.syr

       │  │ can_fifo.v

       │  │ can_fifo_vhdl.prj

       │  │ can_ibo.v

       │  │ can_register.v

       │  │ can_registers.lso

       │  │ can_registers.prj

       │  │ can_registers.stx

       │  │ can_registers.v

       │  │ can_registers_vhdl.prj

       │  │ can_register_asyn.v

       │  │ can_register_asyn_syn.cmd_log

       │  │ can_register_asyn_syn.lso

       │  │ can_register_asyn_syn.ngc

       │  │ can_register_asyn_syn.ngr

       │  │ can_register_asyn_syn.prj

       │  │ can_register_asyn_syn.stx

       │  │ can_register_asyn_syn.syr

       │  │ can_register_asyn_syn.v

       │  │ can_register_asyn_syn_vhdl.prj

       │  │ can_register_syn.v

       │  │ can_testbench.fdo

       │  │ can_testbench.ndo

       │  │ can_testbench.udo

       │  │ can_testbench.v

       │  │ can_testbench_defines.v

       │  │ can_top.bld

       │  │ can_top.cmd_log

       │  │ can_top.ldo

       │  │ can_top.lso

       │  │ can_top.ngc

       │  │ can_top.ngd

       │  │ can_top.ngr

       │  │ can_top.prj

       │  │ can_top.stx

       │  │ can_top.syr

       │  │ can_top.v

       │  │ can_top.vhdsim_xlate

       │  │ can_top.xlate_nlf

       │  │ can_top_translate.nlf

       │  │ can_top_translate.vhd

       │  │ can_top_vhdl.prj

       │  │ coregen.log

       │  │ coregen.prj

       │  │ prjname.lso

       │  │ timescale.v

       │  │ transcript

       │  │ __projnav.log

       │  ├ work

       │  │  │ _info

       │  │  ├ can_acf

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_bsp

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_btl

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_crc

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_fifo

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_ibo

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_register

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_registers

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_register_asyn

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_register_asyn_syn

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_testbench

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  ├ can_top

       │  │  │  │ verilog.asm

       │  │  │  │ _primary.dat

       │  │  │  └ _primary.vhd

       │  │  └ glbl

       │  │     │ verilog.asm

       │  │     │ _primary.dat

       │  │     └ _primary.vhd

       │  ├ xst

       │  │  └ work

       │  │     │ hdllib.ref

       │  │     ├ vlg01

       │  │     │  └ can_fifo.bin

       │  │     ├ vlg1B

       │  │     │  └ can_ibo.bin

       │  │     ├ vlg31

       │  │     │  └ can_register_asyn_syn.bin

       │  │     ├ vlg42

       │  │     │  └ can_bsp.bin

       │  │     ├ vlg43

       │  │     │  └ can_btl.bin

       │  │     ├ vlg48

       │  │     │  └ can_register_asyn.bin

       │  │     ├ vlg49

       │  │     │  │ can_crc.bin

       │  │     │  └ can_registers.bin

       │  │     ├ vlg4F

       │  │     │  └ can_acf.bin

       │  │     ├ vlg5E

       │  │     │  └ can_register.bin

       │  │     └ vlg70

       │  │        └ can_top.bin

       │  ├ _ngo

       │  │  └ netlist.lst

       │  └ __projnav

       │     │ canbus.gfl

       │     │ canbus_flowplus.gfl

       │     │ can_fifo.xst

       │     │ can_registers.xst

       │     │ can_register_asyn_syn.xst

       │     │ can_top.xst

       │     │ coregen.rsp

       │     │ ednTOngd_tcl.rsp

       │     │ runXst_tcl.rsp

       │     └ xst_sprjTOstx_tcl.rsp