項(xiàng)目編號：E243

文件大?。?9M

源碼說明：帶中文注釋

開發(fā)環(huán)境：Verilog

簡要概述

ZYNQ FPGA XC7Z035純Verilog配置AD9361(VIVADO2016.4工程)

文件列表：

目錄│文件列表:

 └ 源碼

    │ ad9361_lut.v

    │ ad9361_spi_drv.v

    │ ad9361_spi_if.v

    │ adaloop.v

    │ adaloop.xdc

    │ adf4001_spi.v

    └ axi_ad9361_dev_if.v