項目編號：E886

文件大?。?K

源碼說明：帶中文注釋

開發(fā)環(huán)境：VHDL

簡要概述：

工作模式

AD9361工作在FDD模式，數(shù)據(jù)接口使用LVDS電壓標準，程序按照1T1R下的時序，采用VHDL語言進行編寫。

關(guān)于接口的可調(diào)參數(shù)

對于發(fā)射和接收過程中，如果需要對程序時序進行微調(diào)，可以通過調(diào)整0x006和0x007寄存器，對發(fā)送和接收過程中，時鐘與數(shù)據(jù)信號的延時進行微調(diào)。

目錄│文件列表:

 └ AD9361

    └ AD9361

       │ ad9361_config

       │ ad9361_interface.vhd

       │ AD9361_pins.xdc

       │ adconfig_3100MHz

       │ cutter.vhd

       │ jointer.vhd

       │ rx_interface.vhd

       └ tx_interface.vhd